vai al contenuto della pagina vai al menu di navigazione
 

Progettazione di architetture parallele integrate su chip

L'obiettivo è la progettazione di architetture altamente scalabili e parallele pensate per l'integrazione su singolo chip, per ambiti applicativi embedded (visione, multimedia, controllo). L'alta efficienza energetica (GOPS/W) e l'affidabilià sono tra i vincoli progettuali più stringenti in questo ambito.

 

Personale coinvolto

 

Laboratorio di ricerca

EEES - Sistemi Embedded ad alta efficienza energetica